



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 01 月 22 日

Application Date

申 請 案 號: 092201153

Application No.

전덕 면역 면서 면서 면도 면도

申 請 人: 威盛電子股份有限公司

Applicant(s)

局 Director General



發文日期: 西元 <u>2003年 7</u>月 <u>21</u>日


Issue Date

發文字號: 09220

Serial No.

09220729690





申請日期:	IPC分類
申請案號:	

(以上夕期)	山太尼梅 :					
(以上各欄由本局填註) 新型專利說明書						
_	中 文					
新型名稱	英 文	STACK STRUCTURE OF CHIP PACKAGE				
	姓 名 (中文)	1. 李怡增				
=	姓 名 (英文)	1. Steven lee				
創作人 (共3人)	國 籍 (中英文)	1. 中華民國 TW				
()(0)	住居所 (中 文)					
	住居所 (英 文)	1.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.				
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司				
; 	名稱或 姓 名 (英文)	1.VIA Technologies, Inc.				
゠	國 籍 (中英文)	1. 中華民國 TW				
申請人(共1人)	(營業所) (中 文)					
	住居所 (營業所) (英 文)					
	代表人 (中文)	1. 王雪紅				
	代表人(英文)	1.Hsiueh-Hong WANG				



申請日期:		IPC分類
申請案號:		
(以上各欄日	由本局填言	新型專利說明書
-	中文	
新型名稱	英文	
	姓 名 (中文)	2. 廖學國
-	姓 名 (英文)	2. Andy Liao
創作人 (共3人)	國 籍 (中英文)	2. 中華民國 TW
()(0)()	住居所 (中 文)	2. 台北縣新店市中正路533號8樓
	住居所 (英 文)	2.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三、 申請人 (共1人)	國 籍 (中英文)	
	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	

申請日期:		IPC分類					
申請案號:							
(以上各欄由本局填註) 立仁工山 吉 九十八 口口 去							
(以上各欄)	日本句項:	新型專利說明書					
_	中文						
新型名稱	英 文						
	姓 名 (中文)	3. 曾仁德					
-	(英文)	3. TSENG JEN TE					
創作人 (共3人)	國 籍 (中英文)	3. 中華民國 TW					
()(3)(2)		3. 台北縣新店市中正路533號8樓					
	住居所 (英 文)	3.8F, No. 533, Chung-Cheng Rd., Hsin-Tien City, Taipei Hsien, Taiwan, R.O.C.					
	名稱或 姓 名 (中文)						
	名稱或 姓 名 (英文)						
=	國 籍 (中英文)						
申請人(共1人)	住居所 (營業所) (中 文)						
	住居所 (營業所) (英 文)						
	代表人 (中文)						
	代表人 (英文)						

四、中文創作摘要 (創作名稱:堆疊式晶片封裝結構)

伍、(一)、本案代表圖為:第 2A 圖

(二)、本案代表圖之元件代表符號簡單說明:

陸、英文創作摘要 (創作名稱: STACK STRUCTURE OF CHIP PACKAGE)

A stack structure of chip package is disclosed. The feature of the structure is forming a few ladder surfaces on the peripheral of the bottom of a stack block so that when the stack block is attached to the active surface of a chip by an adhesive film. It increases the thickness of the adhesive film under the peripheral of the bottom of a stack block, related to the thickness thereof under the center of the bottom of a stack block. Therefore, when the structure of chip package receives a thermal stress test, part of





四、中文創作摘要 (創作名稱:堆疊式晶片封裝結構)

200: 晶片封裝結構210: 承載器212: 承載表面214:接合墊

220: 晶片 222: 主動表面

 224: 背面
 226:金屬墊

 230: 散熱塊
 232:接合面

232a: 中央面 232b: 階梯面

240: 膠料層 242: 膠料層

250: 導線 260: 封膠

陸、英文創作摘要 (創作名稱: STACK STRUCTURE OF CHIP PACKAGE)

the adhesive film positioned around the stack block will provide proper buffer. The stress concentrating around the stack block can be decreased to prevent the surface of the chip being damaged. The life of the structure of chip package can be effectively prolonged.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第一百零五條準用 第二十四條第一項優先權
二、□主張專利法第一百零	五條準用第二十五個	條之一第一項優先村	崔:
申請案號:			
日期:			
三、主張本案係符合專利法	第九十八條第一項[□第一款但書或□	第二款但書規定之期間
日期:			
ENDER ALCOHOLOGICA (CANADA AND AND AND AND AND AND AND AND AN			
THE DISTRICTION OF STREET HER			

五、創作說明(1)

【新型所屬之技術領域】

本創作是有關於一種晶片封裝結構,且特別是有關於一種堆疊式晶片封裝結構。

【先前技術】

隨著積體電路(Integrated Circuit,IC)製程技術的高度發展,IC晶片之內部電路的積集度(integration)不斷地向上攀升,因而大幅地增加IC晶片之內部電路的電影上攀升,因而大幅地增加IC晶片之內部電鐵也一時,並逐漸地縮小IC晶片之內部電路的商品,並逐漸地縮小IC晶片之內部電路的海產生大量的熱能,因而導致IC晶片之本身的溫度不斷地升高工作量度的是,當IC晶片之本身的溫度不斷地升高工作溫度範圍時,IC晶片之內部電路可能會發生運算錯誤不斷時性地失效或永久性地損壞等情況。因此,IC對裝(package)除了必須提供IC晶片之訊號向外連接的媒介以外,更必須提供通當的保護作用及良好的散熱效能,使得正在運作之IC晶片其本身的溫度可以獲得適當的控制,以避免超出其正常的工作溫度範圍。

就常見之打線接合(wire bonding)型態之晶片封裝結構而言,為了因應散熱的需求,習知技術通常是利用空白晶片(dummy die)或導熱性佳之金屬塊(metal block)來作為散熱塊(thermal conductive block),並將散熱塊堆疊於功能性晶片(functional die)之上,用以降低功能性晶片之熱傳導路徑上的熱阻抗(thermal impedance),使得功能性晶片於運作時所產生的熱能,





五、創作說明(2)

能夠很快地傳導到晶片封裝結構之表面,並散逸至外界之大氣環境。

請參考第1圖,其繪示習知之一種堆疊式晶片封裝結 構的剖面示意圖。就打線接合(W/B)型態之晶片封裝結 構100 而言,晶片封裝結構100主要包括承載器 (carrier)110、晶片120、散熱塊130、膠料層140、多條導線150 及封膠160。首先,承載器110,例如為基板 (substrate) 或 導 線 架 (leadframe) (此 處 之 承 載 器110 係 以 基 板 作 為代表),承載器110具有一承載表面112及多個之接合墊 114, 而這些接合墊114均配置於承載器110之承載表面 112。此外,晶片120具有一主動表面122及對應之一背面 124 , 且晶片120 係以其背面124 並經由一膠料層142 , 而貼 附至承載器110之承載表面112,而晶片120更具有多個金 屬墊 (metal pad) 126, 其配置於晶片120之主動表面 122 。 另 外 , 散 熱 塊130 例 如 為 空 白 晶 片 或 導 熱 性 佳 之 金 屬 塊, 散熱塊130 具有一接合面132, 且散熱塊130係以其接 合 面132 並 經 由 另 一 膠 料 層140 , 而 貼 附 至 晶 片120 之 主 動 表面122。 最後, 這些導線150則分別電性連接這些金屬墊 126之一至其所對應之這些接合墊114之一,而封膠160則 包覆晶片120、散熱塊130及這些導線150。

請同樣參考第1圖,受到機械加工的影響之下,散熱塊130通常具有矩形立方體的外形,使得散熱塊130之接合面132(即底面)通常會正交於散熱塊130之側面134(即接合面132與側面134之夾角通常為90度),導致散熱塊





五、創作說明 (3)

130之底部周緣極易發生應力集中的現象。因此,當晶片封裝結構100接受熱應力(thermal stress)測試,例如溫度循環測試(Temperature Cycle Test,TCT)或熱衝擊測試(Thermal Shock Test,TST)時,由於散熱塊130之本身所產生的反覆熱漲冷縮及彎曲運動,因而在散熱塊130之底部周緣產生應力集中環,如此將導致晶片120之主動表面122的保護層(未繪示)發生破裂的現象,甚至會破壞保護層之下方的線路(未繪示),進而導致晶片120之功能失效。

請同樣參考第1圖,為了提高晶片120與散熱塊130之間的彈性緩衝,可藉由增加膠料層140之厚度來達成。值得注意的是,由於膠料層140之熱阻抗係數係大於散熱塊130之熱阻抗係數,所以增加膠料層140之厚度將相對提高晶片120之熱傳導路徑上的熱阻抗。然而,為了顧及晶片對裝結構100之本身的散熱需求,膠料層140之厚度必須限制小於某個預設值,如此又將無法增加散熱塊130之底部周緣的膠料層140的厚度,使得晶片120之表層受到應力所破壞的現象仍舊無法解決。

【新型內容】

有鑑於此,本創作之目的就是在提供一種堆疊式晶片封裝結構,用以大幅地降低散熱塊之底部周緣所產生應力集中的程度,使得晶片之表層不易受到應力所破壞,故可有效地延長晶片封裝結構之使用壽命。

基於本創作之上述目的,本創作提出一種堆疊式晶片





五、創作說明(4)

依照本創作之較佳實施例所述,膠料層之位於這些階梯面之一及主動表面之間的部分係較厚於膠料層之位於中央面及主動表面之間的部分。此外,承載器係可為基板或導線架,而散熱塊係可為空白晶片、金屬塊或石墨塊。

同樣基於本創作之上述目的,本創作更提出一種堆疊式晶片封裝結構,其具有一晶片、一膠料層、一散熱塊、多個引腳及一封膠。首先,晶片具有一主動表面,此外,具有多個金屬墊,其配置於晶片之主動表面。此外。上數學層係配置於晶片之主動表面,而散為與具有一接合面包括一中央面及多個階梯面,而這些階梯





五、創作說明 (5)

面係圍繞於中央面之外圍,而相對遠離晶片之主動表面, 且這些階梯面係不共面於中央面。另外,這些引腳之一端 係分別搭接至這些金屬墊之一,而封膠則包覆至少局部之 晶片、散熱塊及局部之這些引腳。

依照本創作之較佳實施例所述,封膠係暴露出晶片之背面。此外,膠料層之位於這些階梯面之一及主動表面之間的部分係較厚於膠料層之位於中央面及主動表面之間的部分。





五、創作說明 (6)

且這些導線係分別電性連接這些金屬墊之一至其所對應之這些接合墊之一,而封膠包覆晶片、堆疊結構體及這些導線。

基於上述,本創作之堆疊式晶片封裝結構主要是在堆疊結構體之底部周緣形成多個階梯面,故可增加堆疊結構體之底部周緣的膠料含量。因此,當晶片封裝結構接受熱應力測試時,堆疊結構體之底部周緣的膠料層將可提供適當的彈性緩衝,因而大幅降低堆疊結構體之底部周緣所產生應力集中的程度,以避免晶片之表層受到應力不當地破壞,故可有效延長晶片封裝結構之使用壽命。

為讓本創作之上述目的、特徵和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳細說明如下:

【實施方式】

請參考第2A圖,其繪示本創作之較佳實施例之第一種堆疊式晶片封裝結構的剖面示意圖。晶片封裝結構200主要包括承載器210、晶片220、散熱塊230、膠料層240、多條導線250及封膠260。首先,承載器210,例如為基板或導線架等(此處之承載器210係為基板),承載器210具有一承載表面212及多個之接合墊214,而這些接合墊214均配置於承載器210之承載表面212。此外,晶片220俱有一主動表面222及對應之一背面224,且晶片220係以其背面224並經由一膠料層142,而貼附至承載器210之承載表面212,而晶片220更具有多個金屬墊226,其配置於晶片220





五、創作說明 (7)

之主動表面222。另外,散熱塊230例如為一空白晶片、一導熱性佳之金屬塊或石墨塊,且散熱塊230具有一接合面232,而散熱塊230係以其接合面232,經由另一膠料層240而貼附至晶片220之主動表面222,其中膠料層240之材質例如為環氧樹脂(epoxy resin)。最後,這些導線250係分別電性連接這些金屬墊226之一至其所對應之這些接合墊214之一,而封膠260則包覆晶片220、散熱塊230及這些導線250。

請同樣參考第2A圖,散熱塊230之接合面232包括一中央面232a及多個階梯面232b(如第2A圖之局部放大區域)。值得注意的是,這些階梯面232b係圍繞於中央面232a之外圍,而相對遠離晶片220之主動表面222,且這些階梯面232b係不共面(non-coplanarity)於中央面232a,並且散熱塊230之多個側面234係經由這些階梯面232b,而間接地連接至中央面232a,換句話說,散熱塊230之中央面232係經由階梯面232b,而間接地連接至中央面232a。因此,階梯面232b其相對於主動表面222之高度係大於中央面232a其相對於主動表面222之高度,意即階梯面232b將較中央面232a遠離主動表面222。

承上所述,當散熱塊230之接合面232經由膠料層240,而貼附至晶片220之主動表面222時,由於階梯面232b其相對於主動表面222之高度係大於中央面232a其相對於主動表面222之高度,故可使膠料層240之位於階梯面232b及主動表面222之間的部分將較厚於膠料層240之位於





五、創作說明 (8)

中央面232a及主動表面222之間的部分,因而增加散熱塊230之底部周緣的部分膠料層240的厚度。因此,當晶片封裝結構200接受熱應力測試時,晶片封裝結構200之本身所產生的反覆熱漲冷縮及彎曲運動,可利用位於散熱塊230之階梯面232b與晶片220之主動表面222之間的部分膠料層240來提供適當的彈性緩衝,因而大幅降低散熱塊230之底部周緣產生應力集中的程度,以避免晶片220之表層受到應力不當地破壞。

請同時參考第2A、2B圖,其中第2B圖繪示第2A圖之晶 片封裝結構,其散熱塊之階梯面係為連續階梯結構的剖面 示意圖。如第2A圖所示,階梯面232b除了可以是單一階梯 結構以外,如第2B圖所示,階梯面232b亦可以是連續階梯 結構(僅以二階梯面232b表示),如此同樣可以降低在散 熱塊230之底部周緣產生應力集中的程度。

請同時參考第2A、2B、3圖,其中第3圖繪示本創作之較佳實施例之第二種堆疊式晶片封裝結構的剖面示意圖。第2A、2B圖之晶片封裝結構200與第3圖之晶片封裝結構300月是以"基板"作為承載器210,而第3圖之晶片封裝結構300則是以"導線架"作為承載器310。如第3圖所示,當承載器310係為導線架時,其通常具有一晶片座(die pad)310a及多根引腳(lead)310b,而晶片320及散熱塊330則是依序堆疊於晶片座310a之上,且這些引腳310b之一端係分別提供打線接合用之接合墊314,並且這些導線350則分別電性連接





五、創作說明 (9)

這些金屬墊326之一至其所對應之這些接合墊314之一。此外,封膠360則包覆晶片320、散熱塊330、這些導線360及局部之承載器310(即晶片座310a及局部之引腳310b)。值得注意的是,由於散熱塊330之接合面332的設計係相同於第2A、2B圖之接合面232的設計,兩者均包括中央面(232a)及多個階梯面(232b),故於此不再重複贅述。

請同時參考第2A、2B、4圖,其中第4圖繪示本創作之較佳實施例之第三種堆疊式晶片封裝結構的剖面示意圖。第2A、2B圖之晶片封裝結構200與第4圖之晶片封裝結構400相較之下,晶片封裝結構300係為一種"引腳於晶片上(Lead On Chip,LOC)"之晶片封裝型態,其並無承載器之設置。如第4圖所示,晶片封裝結構400並未經由第3圖之導線350,而是直接利用這些引腳411之一端分別搭接至晶片420之主動表面422的多個金屬墊426。此外,散熱塊430之接合面432亦同樣地經由一膠料層440,而貼附至晶片420之主動表面422。另外,封膠460則包覆局部之晶片420、散熱塊430及局部之這些引腳411,其中封膠460更可暴露出晶片420之背面424。值得注意的是,由於散熱塊430之接合面432的設計係相同於第2A、2B圖之接合面232的設計,兩者均包括中央面(232a)及多個階梯面(232b),故於此不再重複贅述。

為了符合系統單封裝(System in Package, SIP)的要求, 尚可堆疊多個功能性晶片於承載器之上。請參考第5圖, 其繪示本創作之第四種堆疊式晶片封裝結構的剖





五、創作說明(10)

面示意圖。晶片封裝結構500包括承載器510、(功能性)晶片520、(功能性)晶片570、膠料層540、導線550及封膠560。晶片封裝結構500乃是以功能性之晶片520b取代散熱塊230,且晶片570之主動表面572的金屬墊576條經由導線550,而電性連接至承載器510之承載表面512的接合墊514。值得注意的是,由於晶片570之背面574條相同於第2A圖之散熱塊230的接合面232,所以晶片570以其背面574,並經由膠料層540的接合局232時,將可增加晶片570之底部周緣的膠料層540的厚度,此乃相對於晶片570之底部中央的膠料層540的厚度而言。

接著請參考第6圖,其繪示第5圖之堆疊式晶片封裝結構,其插入一墊塊於兩晶片之間的剖面示意圖。就晶片封裝結構502而言,晶片520與晶片570之間更可插入一墊塊580來墊高晶片570,以避免晶片570之背面碰觸到導線550而造成導線550之間的短路。值得注意的是,墊塊580之頂部周緣及底部周緣亦可形成階梯面,以使膠料層540之周緣的厚度大於其中央的厚度,使得厚度不均勻之膠料層可在結構上提供適當的彈性緩衝。此外,墊塊580係可為空白晶片、金屬塊、石墨塊或由其他材質所製成。

本創作之堆疊式晶片封裝結構更可依序由多個堆疊結構體(例如功能性晶片、空白晶片、金屬塊、石墨塊或墊塊)所依序堆疊而成,而任二相鄰之堆疊結構體之間的膠料層的厚度係可隨著堆疊結構體之相鄰的表面其形成起伏而加以改變,特別是可在兩堆疊結構體之一的底部周緣形





五、創作說明(11)

成多個階梯面,使得部分位於堆疊結構體之底部周緣的膠料層係厚於部分位於堆疊結構體之底部中央的膠料層,故可在結構上提供適當的彈性緩衝。

此外,本創作之堆疊式晶片封裝結構除可應用於"打線接合(W/B)"型態之晶片封裝結構之外,更可應用於"引腳於晶片上(LOC)"型態之晶片封裝結構,或可應用於"系統單封裝(SIP)"型態之晶片封裝結構。

雖然本創作已以一較佳實施例揭露如上,然其並非用以限定本創作,任何熟習此技藝者,在不脫離本創作之精神和範圍內,當可作些許之更動與潤飾,因此本創作之保護範圍當視後附之申請專利範圍所界定者為準。





圖式簡單說明

第1圖繪示習知之一種堆疊式晶片封裝結構的剖面示意圖。

第2A 圖繪示本創作之較佳實施例之第一種堆疊式晶片封裝結構的剖面示意圖。

第2B圖繪示第2A圖之晶片封裝結構,其散熱塊之階梯面係為曲面的剖面示意圖。

第3圖繪示本創作之較佳實施例之第二種堆疊式晶片封裝結構的剖面示意圖。

第4圖繪示本創作之較佳實施例之第三種堆疊式晶片封裝結構的剖面示意圖。

第5圖繪示本創作之第四種堆疊式晶片封裝結構的剖面示意圖。

第6圖繪示第5圖之堆疊式晶片封裝結構,其插入一墊塊於兩晶片之間的剖面示意圖。

【圖式標記說明】

100: 晶片封裝結構 110: 承載器

112: 承載表面 114: 接合墊

120: 晶片 122: 主動表面

124: 背面 126: 金屬墊

130: 散熱塊 132: 接合面

140: 膠料層 142: 膠料層

150: 導線 160: 封膠

200: 晶片封裝結構 210: 承載器



圖式簡單說明

212: 承載表面 214: 接合墊

220: 晶片 222: 主動表面

224: 背面 226: 金屬墊

230: 散熱塊 232: 接合面

232a: 中央面 232b: 階梯面

240: 膠料層 242: 膠料層

250: 導線 260: 封膠

300: 晶片封裝結構 310: 承載器

310a: 晶片座 310b: 引腳

312:承載表面 314:接合墊

320: 晶片 322: 主動表面

324: 背面 326: 金屬墊

330: 散熱塊 332: 接合面

340: 膠料層 342: 膠料層

350: 導線 360: 封膠

400: 晶片封裝結構 411: 引腳

420: 晶片 422: 主動表面

424: 背面 426: 金屬墊

430: 散熱塊 432: 接合面

440: 膠料層 442: 膠料層

460: 封膠

500、502: 晶片封裝結構 510: 承載器

512:承載表面 514:接合墊

520: (功能性) 晶片 522: 主動表面



圖式簡單說明

524: 背面

540: 膠料層

560: 封膠

572: 主動表面

576:金屬墊

526:金屬墊

550: 導線

570: (功能性)晶片

574: 背面

580: 墊塊



- 1一種堆疊式晶片封裝結構,包括:
- 一承載器,具有一承載表面及複數個接合墊,且該些接合墊係配設於該承載器之該承載表面;
- 一晶片,具有一主動表面及對應之一背面,且該晶片 係以該背面配置於該承載器之該承載表面,而該晶片更具 有複數個金屬墊,其配置於該晶片之該主動表面;
 - 一膠料層,配置於該晶片之該主動表面;
- 一散熱塊,具有一接合面,且該散熱塊係以該接合面,並經由該膠料層而貼附至該晶片之該主動表面,而該接合面包括一中央面及複數個階梯面,且該些階梯面係圍繞於該中央面之外圍,而相對遠離該晶片之該主動表面,且該些階梯面係不共面於該中央面;

複數個導線,分別電性連接該些金屬墊之一至其所對 應之該些接合墊之一;以及

- 一封膠,包覆該晶片、該散熱塊及該些導線。
- 2. 如申請專利範圍第1項所述之堆疊式晶片封裝結構,其中該膠料層之位於該些階梯面及該主動表面之間的部分係較厚於該膠料層之位於該中央面及該主動表面之間的部分。
- 3. 如申請專利範圍第1項所述之堆疊式晶片封裝結構,其中該承載器係為基板及導線架其中之一。
- 4. 如申請專利範圍第1項所述之堆疊式晶片封裝結構,其中該散熱塊係為空白晶片、金屬塊及石墨塊其中之一。





- 5. 一種堆疊式晶片封裝結構,包括:
- 一晶片,具有一主動表面,且該晶片更具有複數個金屬墊,其配置於該晶片之該主動表面;
 - 一膠料層,配置於該晶片之該主動表面;
- 一散熱塊,具有一接合面,且該散熱塊係以該接合面,並經由該膠料層而貼附至該晶片之該主動表面,而該接合面包括一中央面及複數個階梯面,且該些階梯面係圍繞於該中央面之外圍,而相對遠離該晶片之該主動表面,且該些階梯面係不共面於該中央面;

複數個引腳,其中該些引腳之一端係分別搭接至該些金屬墊之一;以及

- 一 封 膠 , 包 覆 至 少 局 部 之 該 晶 片 、 該 散 熱 塊 及 局 部 之 該 些 引 腳 。
- 6. 如申請專利範圍第5項所述之堆疊式晶片封裝結構,其中該封膠係暴露出該晶片之該背面。
- 7. 如申請專利範圍第5項所述之堆疊式晶片封裝結構,其中該膠料層之位於該些階梯面及該主動表面之間的部分係較厚於該膠料層之位於該中央面及該主動表面之間的部分。
- 8. 如申請專利範圍第5項所述之堆疊式晶片封裝結構,其中該散熱塊係為空白晶片、金屬塊及石墨塊其中之
 - 9. 一種堆疊式晶片封裝結構,至少包括:
 - 一晶片,具有一主動表面;




- 一膠料層,配置於該晶片之該主動表面;以及
- 一堆疊結構體,具有一接合面,且該堆疊結構體係以該接合面,並經由該膠料層而貼附至該晶片之該主動表面,而該接合面包括一中央面及複數個階梯面,且該些階梯面係圍繞於該中央面之外圍,而相對遠離該晶片之該主動表面,且該些階梯面係不共面於該中央面。
- 10. 如申請專利範圍第9項所述之堆疊式晶片封裝結構,其中該膠料層之位於該些階梯面及該主動表面之間的部分係較厚於該膠料層之位於該中央面及該主動表面之間的部分。
- 11. 如申請專利範圍第9項所述之堆疊式晶片封裝結構,其中該堆疊結構體係為空白晶片。
- 12. 如申請專利範圍第9項所述之堆疊式晶片封裝結構,其中該堆疊結構體係為散熱塊。
- 13. 如申請專利範圍第9項所述之堆疊式晶片封裝結構,其中該堆疊結構體係為功能性晶片。
- 14. 如申請專利範圍第9項所述之堆疊式晶片封裝結構,其中該晶片更具有複數個金屬墊,其配置於該晶片之該主動表面,且該堆疊式晶片封裝結構更包括:
- 一承載器,具有一承載表面及複數個接合墊,且該些接合墊係配設於該承載器之該承載表面,而該晶片係以該背面配置於該承載器之該承載表面;

複數個導線,分別電性連接該些金屬墊之一至其所對應之該些接合墊之一;以及





一封膠,包覆該晶片、該堆疊結構體及該些導線。 15. 如申請專利範圍第14項所述之堆疊式晶片封裝結構,其中該承載器係為基板及導線架其中之一。






第 1 圖





第 3 圖



第 4 圖